| 0 | Reserved | Reservado. |
| 1 | RetiredSseAvx | El número de operaciones SSE/AVX retiradas. |
| 2 | DCacheAccesses | El número de accesos a la caché de datos L1 para referencias de carga y almacenamiento. |
| 3 | DCacheMisses | El número de referencias a la caché de datos L1 que no aciertan en la caché de datos. |
| 4 | DCacheRefills | El número de recargas de la caché de datos L1 satisfechas desde la caché L2 (o el puente norte) desde memoria no almacenable en caché. |
| 5 | L1DTLBMissL2DTLBHit | El número de accesos a la caché de datos L1 que fallan en la DTLB L1 y aciertan en la DTLB L2. |
| 6 | DtlbMiss | El número de accesos a la caché de datos L1 que fallan tanto en la DTLB L1 como en la L2. |
| 7 | L1DtlbHit | El número de accesos a la caché de datos L1 que aciertan en la DTLB L1. |
| 8 | L1ITLBMissL2ITLBHit | El número de capturas de instrucciones que fallan en la ITLB L1 pero aciertan en la ITLB L2. |
| 9 | ItlbMiss | El número de capturas de instrucciones que fallan en la ITLB de 4K y en la ITLB de 2M. |
| 10 | ItlbInstructionFetchHits | El número de capturas de instrucciones que aciertan en la ITLB de 4K y en la ITLB de 2M. |
| 11 | MisalignedAccess | El número de accesos a la caché de datos L1 que están mal alineados. Los accesos mal alineados incurren al menos en un acceso adicional a la caché y en un ciclo adicional de latencia en las lecturas. |
| 12 | IneffectiveSWPrefetches | El número de capturas previas de software que no provocan una recarga real de la caché de datos L1. |
| 13 | CpuClkNotHalted | El número de ciclos de reloj en los que la CPU no está en estado detenido. |
| 14 | RetiredInstructions | El número de instrucciones retiradas (ejecución completada y estado de arquitectura actualizado). Este recuento incluye excepciones e interrupciones. |
| 15 | BranchInstructions | El número de instrucciones de bifurcación retiradas. Esto incluye todos los tipos de cambios de flujo de control de la arquitectura, incluidas las excepciones y las interrupciones. |
| 16 | MispredictedBranch | El número de instrucciones de bifurcación retiradas, de cualquier tipo, que no se predijeron correctamente en el destino o en la dirección. Esto incluye aquellas para las que no se intenta la predicción (transferencias de control lejanas, excepciones e interrupciones) y excluye las resincronizaciones. |
| 17 | RetiredTakenBranch | El número de bifurcaciones tomadas que se retiraron. Esto incluye todos los tipos de cambios de flujo de control de la arquitectura, incluidas las excepciones y las interrupciones, y excluye las resincronizaciones. |
| 18 | RetiredFarSyscall | El número de syscalls lejanas retiradas. |
| 19 | RetiredNearReturns | El número de instrucciones de retorno cercano retiradas. |
| 20 | RetiredReturnsMispredicted | Se retiró una instrucción de retorno cercano que se predijo mal en el destino o en la dirección. |
| 21 | MispredictedTakenBranch | Se retiró una instrucción de bifurcación tomada que se predijo mal en la dirección de destino (pero no en la dirección). |
| 22 | MmxFPInstructions | Se retiró una instrucción de punto flotante (x87, MMX o SSE). |
| 23 | RetiredFPInstructions | El número de operaciones SSE/AVX retiradas. |
| 24 | RetiredMmxInstructions | El número de operaciones MMX retiradas. |
| 25 | RetiredSseInstructions | El número de operaciones SSE retiradas. |
| 26 | InstructionFetchStalls | El número de ciclos en los que el motor de captura de instrucciones está detenido. |
| 27 | DataCachePrefetches | Capturas previas de la caché de datos L1. |
| 28 | DataCacheReadSize | El número de lecturas de la caché de datos L1. |
| 29 | DataCacheWriteSize | El número de escrituras de la caché de datos L1. |
| 30 | ITLBReloadStalls | El número de ciclos en los que el motor de captura está detenido para una recarga de la ITLB. |
